正确理解AC耦合电容
在高频电路设计中，经常会用到AC耦合电容，要么在芯片之间加两颗直连，要么在芯片与连接器之间加两颗。看似简单，但一切都因为信号的高速而不同。信号的高速传输使这颗电容变得不“理想”，这颗电容没有设计好，就可能会导致整个项目的失败。因此，对高速电路而言，这颗AC耦合电容没有优化好将是“致命”的。
下面笔者依据之前的项目经验，盘点分析一下我在这颗电容的使用上遇到的一些问题。
*开始要先明白AC耦合电容的作用。一般来讲，我们用AC耦合电容来提供直流偏压，就是滤出信号的直流分量，使信号关于0轴对称。既然是这个作用，那么这颗电容是不是可以放在通道的任何位置呢？这就是笔者*初做高频电路时，在这颗电容使用上遇到的一个问题——AC耦合电容到底该放在哪。这里拿一个项目中常遇到的典型通路来分析。
在低速电路设计中，这颗电容可以等效成理想电容。而在高频电路中，由于寄生电感的存在以及板材造成的阻抗不连续性，实际上这颗电容不能看作是理想电容。这里信号频率2.5G，通道长度4000mil，AC耦合电容的位置分别在距离发送端和接收端200mil的位置。我们看一下仿真出的眼图的变化。
显然，这颗AC耦合电容靠近接收端的时候信号的完整性要好于放在发送端。我的理解是这样的，非理想电容器阻抗不连续，信号经过通道衰减后反射的能量会小于直接反射的能量，所以绝大多数串行链路要求这颗AC耦合电容放在接收端。但也有例外，笔者之前做板对板连接时遇到过这个问题，查PCIE规范发现如果是两个板通常放置在发送端上，此时还利用到了AC耦合电容的另外一个作用——过压保护。比如说SATA，所以通常要求靠近连接器放置。
解决了放置的问题，另一个困扰大家的就是容值的选取了。这样说，我们的整个串行链路等效出的电阻R是固定的，那么AC耦合电容C的选取将会关系到时间常数（RC），RC越大，过的直流分量越大，直流压降越低。既然这样，AC耦合电容可以无限增大吗？显然是不行的。
同样的位置，与图3相比可以看出增大耦合电容后，眼高变低。原因是“高速”使电容变的不理想。感应电感会产生串联谐振，容值越大，谐振频率越低，AC耦合电容在低频情况下呈感性，因此高频分量衰减增大，眼高变小，上升沿变缓，相应的JITTER也会增大。
通常建议AC耦合电容在0.01uf~0.2uf之间，项目中0.1uf比较常见。推荐使用0402的封装。